Intel 14A2 evalúa arquitectura híbrida de doble cara, desafiando el proceso de TSMC

Según informó el medio coreano Etnews, Intel está evaluando la introducción de una «arquitectura híbrida de doble cara» en el proceso 14A2, utilizando la red de transmisión de energía por la parte trasera como ruta principal de alimentación, mientras que parte de las capas de interconexión metálica frontal se redistribuyen para tareas auxiliares de señal de alimentación y distribución de reloj. TSMC N2 (2nm) ya completó la producción estable en masa entre 2025 y 2026, y la brecha temporal de Intel con respecto a sus competidores equivale al menos a una generación completa de proceso.

El ancho de línea de 21nm se convierte en un cuello de botella físico: la resistencia metálica aumenta exponencialmente y la arquitectura nTSV no puede soportar la densidad de corriente requerida

Según Etnews, el objetivo de paso M0 de 21nm de Intel 14A2 se está convirtiendo en un cuello de botella físico para la arquitectura actual: cuando el ancho de la línea metálica se reduce por debajo de los 21nm, la resistencia de interconexión aumenta exponencialmente. La infraestructura de vías de silicio a nanoescala (nTSV) diseñada originalmente para la arquitectura BSPDN ya no puede soportar por sí sola la densidad de corriente necesaria para el funcionamiento normal de los transistores, lo que provoca caídas de tensión que perjudican la eficiencia energética y la estabilidad del rendimiento del chip, y supone un riesgo para el rendimiento de fabricación.

La arquitectura híbrida de doble cara es la solución que Intel ha adoptado para superar este cuello de botella físico; el costo es un aumento significativo en la complejidad del diseño de interconexión, incluida la planificación coordinada de las rutas de señal frontal y trasera, la convergencia temporal y el control del rendimiento, con una dificultad muy superior a la de una arquitectura de alimentación de una sola cara.

Calendario de los competidores: se espera que TSMC A14 envíe en 2028

Según el informe, los calendarios de procesos y las hojas de ruta tecnológicas de las tres fundiciones principales son los siguientes:

TSMC: N2 (2nm) ya completó la producción estable en masa entre 2025 y 2026, alineándose con el ritmo de lanzamiento de productos de su mayor cliente, Apple; se espera que A14 (1.4nm) comience a enviar al mercado en 2028, el mismo año en que Intel inicie la producción de riesgo de 14A.

Samsung Electronics: SF2Z planea su comercialización para 2027; SF2Z superpone BSPDN sobre la arquitectura GAA ya validada en el nodo de 3nm, con una única variable técnica, lo que teóricamente permite una convergencia más rápida de la curva de rendimiento.

Intel: El proceso 14A está previsto para producción de riesgo en 2028 y producción en masa oficial en 2029; la brecha de Intel con respecto a TSMC y Samsung equivale al menos a una generación completa de proceso.

Analista de Citrini: el éxito podría desafiar a TSMC, el fracaso podría repetir la decadencia de Samsung

Según el informe, el analista de Citrini, Jukan, señaló que Intel todavía está lidiando con cuellos de botella de rendimiento tras introducir dos tecnologías innovadoras (transistores GAA y BSPDN) en los procesos 20A y 18A; ahora, con 14A2, se superpone una arquitectura de alimentación de doble cara, lo que eleva el riesgo técnico acumulado muy por encima del de Samsung (cuya variable técnica en SF2Z es más simple).

Jukan afirmó: «Si la transformación estratégica de Intel tiene éxito, podría desafiar el liderazgo de TSMC; si fracasa, podría desencadenar un colapso catastrófico del rendimiento y la fuga de clientes, repitiendo la decadencia que sufrió la fundición de Samsung en su momento».

La industria considera que la captura de pedidos de Fabless en los 18 meses posteriores al lanzamiento del PDK de 14A será el primer indicador clave de la recuperación del negocio de fundición de Intel.

Preguntas frecuentes

¿Cuál es la principal diferencia entre los procesos Intel 14A y 14A2?

Según Etnews, 14A apunta a un paso M0 de aproximadamente 28nm, utilizando arquitectura BSPDN pura (tecnología PowerDirect); 14A2 es una optimización de medio nodo, con el objetivo de comprimir el paso M0 a aproximadamente 21nm, aumentando la densidad 1,3 veces respecto al actual 18A, y evalúa la introducción de la arquitectura híbrida de doble cara para resolver los desafíos de resistencia y densidad de corriente que trae el ancho de línea de 21nm.

¿Cuándo se espera que el proceso Intel 14A entre en producción en masa?

Según la hoja de ruta actual de Intel, el proceso 14A está previsto para producción de riesgo en 2028 y producción en masa oficial en 2029; la versión 0.9 del PDK de 14A se lanzará en octubre de este año, y Intel planea asegurar los principales pedidos de clientes Fabless en los 18 meses posteriores.

¿Por qué Intel evalúa la arquitectura híbrida de doble cara en 14A2?

Según Etnews, la razón fundamental por la que Intel evalúa la arquitectura híbrida de doble cara es que, cuando el ancho de la línea metálica se reduce por debajo de los 21nm, la resistencia de interconexión aumenta exponencialmente, y la arquitectura nTSV actual no puede soportar por sí sola la densidad de corriente requerida, lo que provoca caídas de tensión y perjudica la eficiencia energética del chip; la arquitectura híbrida de doble cara es la solución técnica para superar este cuello de botella físico.