A Samsung vai implementar um processo de 2 nm para a memória de IA HBM5, 50% mais rápida do que a HBM4E

De acordo com o Chosun Daily, a 27 de julho a Samsung Electronics anunciou planos para usar o seu processo de 2 nanómetros na matriz base da sua oitava geração de memória de banda larga (HBM5). A empresa afirmou que a HBM5 irá processar dados mais de 50% mais depressa do que os actuais chips HBM4E, recorrendo a uma matriz base de 2 nm Gate-All-Around e a vias através do silício (TSVs) melhoradas para aumentar a velocidade e a eficiência energética.
Aviso legal: As informações contidas nesta página podem provir de fontes externas e têm caráter meramente informativo. Não refletem os pontos de vista nem as opiniões da Gate e não constituem qualquer tipo de aconselhamento financeiro, de investimento ou jurídico. A negociação de ativos virtuais envolve um risco elevado. Não se baseie exclusivamente nas informações contidas nesta página ao tomar decisões. Para mais detalhes, consulte o Aviso legal.
Comentar
0/400
Nenhum comentário