JEDEC Luncurkan Standar SPHBM4: Memori Chip AI Kurangi Jumlah Pin 75%, Tinggalkan Interposer Silikon, Tingkatkan Kecepatan 4x

Menurut JEDEC, organisasi standar semikonduktor internasional, baru-baru ini meluncurkan SPHBM4 (JESD330-4), standar memori berperforma tinggi yang dirancang untuk menurunkan biaya kemasan chip AI. Standar ini mengurangi pin antarmuka sebesar 75% menjadi lebar 512-bit dibandingkan HBM4 tradisional yang memiliki 2.048 pin, sekaligus meningkatkan kecepatan sinyal per pin dari 11Gbps menjadi 44Gbps. Pada 46GT/s, bandwidth puncak teoretis mencapai 2,944TB/detik dengan dukungan untuk 4 hingga 16 tumpukan DRAM dan kapasitas maksimum 64GB per kemasan.

Berbeda dengan HBM4 yang memerlukan interposers silikon mahal dan kemasan canggih seperti CoWoS dari TSMC, SPHBM4 dipasang langsung pada substrat organik standar berbiaya rendah, menghilangkan ketergantungan pada proses kemasan mutakhir dan secara signifikan menurunkan hambatan biaya.