三星電子於 27 日宣布，將在下一代高頻寬記憶體 HBM5 的基底（base die）採用具 Gate-All-Around（GAA）結構的 2 奈米製程晶圓代工（foundry process）。該公司透過其半導體新聞中心表示，預期 HBM5 的運作速度將比上一代 HBM4E 快超過 50%，並正在準備先進製程，以提升速度與電源效率。基底（base die）是位於 HBM 堆疊結構底部的邏輯半導體，負責在像 GPU、CPU 等外部處理器與 HBM 之間連接資料；自 HBM4 開始使用晶圓代工製程以來，基底已成為決定整體產品效能與電源效率的核心組件。
三星已以 4 奈米製程出貨 HBM4 與 HBM4E
三星電子於 2 月出貨全球首批用於量產的 HBM4，隨後於 5 月出貨 HBM4E 的 12 層樣品。HBM4 與 HBM4E 的基底（base die）採用三星晶圓代工（Samsung Foundry）4 奈米第 4 代製程，該製程已進入量產的第 3 年。
三星將高密度與超高效能器件套用至 HBM4E 基底
三星電子晶圓代工（Samsung Electronics Foundry Business）技術開發部主管、資深副總裁 具 佳 憺（Gu Ja-heum）表示，為達成 14Gbps 或以上的高速運作，已在 HBM4E 基底（base die）套用高密度器件與超高效能器件。金屬佈線層被有效配置以降低耗電，同時也優化散熱路徑。
三星強調整合記憶體、晶圓代工與封裝的一站式能力
三星電子強調其一站式（turnkey）能力，能將記憶體、晶圓代工與先進封裝整合於內部完成。該結構包含：記憶體事業（Memory Business）生產核心晶片（core dies）、晶圓代工事業（Foundry Business）生產基底晶片（base dies），而封裝組織將它們組裝成完成的產品。該公司表示，這使得能在設計階段就共同最佳化速度、耗電、散熱與良率。三星指出，在 HBM4 基底開發期間，成立了跨部門工作小組，從第一批樣品就達成效能與良率目標；從製程準備到結果確認，約需 3 個月。
三星啟動 2 奈米量產並計畫推出 2 奈米第 2 代行動產品
三星電子正將先進晶圓代工製程的應用領域，從行動擴展至 AI、高效能運算（HPC）、汽車與機器人。該公司已在去年下半年開始量產 2 奈米第 1 代製程。於今年下半年，計畫開始量產以 2 奈米第 2 代製程製作的行動產品，以提升良率與效能。此外，三星正擴大將先進封裝與 HBM 串聯起來的端到端解決方案，並針對資料中心，推進以矽光子學（silicon photonics）與共同封裝光學（co-packaged optics，CPO）為基礎的技術開發。基於先前累積自以 HBM4 的 4 奈米基底（base die）經驗，三星計畫搶先將 2 奈米製程套用至 HBM5，以強化其在 AI 半導體市場的技術領先地位。
常見問題（FAQ）
三星將為 HBM5 基底採用哪種晶圓代工製程？
三星電子於 27 日宣布，將在 HBM5 的基底採用具 Gate-All-Around（GAA）結構的 2 奈米晶圓代工製程。該公司表示，HBM5 的運作速度預期將比 HBM4E 快超過 50%。
三星何時出貨 HBM4 與 HBM4E 產品？
三星電子於 2 月出貨全球首批用於量產的 HBM4，並於 5 月出貨 HBM4E 的 12 層樣品。這兩款產品的基底皆採用三星晶圓代工的 4 奈米第 4 代製程。
三星的 2 奈米製程量產時程為何？
三星電子於去年下半年開始量產其 2 奈米第 1 代製程。該公司計畫於今年下半年，開始量產採用 2 奈米第 2 代製程、良率與效能皆提升的行動產品。
